|
|
KEI/PLO
Programovatelné logické obvody
Garanti: doc. Ing. Martin Poupa, Ph.D.
|
|
|
|
Předmět - základní informace
| Stručné informace |
KEI/PLO
,
Programovatelné logické obvody
|
| Výuka |
Zimní semestr
,
Přednáška 2 [HOD/TYD]
Cvičení 2 [HOD/TYD]
|
| Zakončení |
Zkouška,
4 kreditů,
|
|
Předmět nemá
podmiňující
ani
vyloučené
ani
informativně doporučené
předměty...
|
|
|
|
|
Předmět - cíle
KEI/PLO
- IS/STAG
| Cílem předmětu je seznámit studenty se základy architektur CPLD a FPGA různých výrobců, s funkcí a použitím programovatelných logických obvodů, se základy jazyka VHDL. Dále seznámit studenty popisem základních prvků číslicového systému jazykem VHDL (popis log. hradel, multiplexerů, klopných obvodů, pamětí RAM a ROM, stavových automatů, RTL popis, synchronní návrh). Dále seznámit studenty s návrhem a verifikací číslicového systému v jazyce VHDL funkční a časovou simulací, a dále praktickým ověřením návrhu v obvodu FPGA. |
|
|
|
|
|
|
Aktuality
|
|
Momentálně nejsou zadány žádné aktuality...
|
|
|
|
| |
|
|
![[RSS]](/zdroje/images/icons/rss.png){kind=icon}
